PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-010467

(43)Date of publication of application: 16.01.1990

(51)Int.Cl.

G06F 15/347 G06F 12/00

(21)Application number: 01-049762

(71)Applicant: ARDENT COMPUTER CORP

(22)Date of filing:

01.03.1989

(72)Inventor: GLEN S MILANCAR

JOHNSON STEVE

(30)Priority

Priority number: 88 162738

Priority date: 01.03.1988


Priority country: US

(54) VECTOR REGISTER FILE

(57)Abstract:

PURPOSE: To improve processing speed while a signal port memory cell is used by constituting a memory circuit by means of a first bank and a second bank which can be cycled independent of the first bank.

CONSTITUTION: Four memory banks 101–104 constituted by static random access memories(SRAM) are used for a vector register file. The memory banks 101–104 are arranged when they can independently be cycled. SRAM having access time twice as much as the clock speed of the system is used for the memory banks 101–104, and the respective banks 101–104 can effectively be accessed twice in a prescribed system clock cycle.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

① 特許出願公開

平2-10467 ⑫ 公 開 特 許 公 報(A)

®Int. Cl. ⁵

識別記号

庁内整理番号

④公開 平成2年(1990)1月16日

G 06 F 15/347

12/00

D 304 M 7050-5B $8841 - 5\tilde{B}$

審査請求 未請求 請求項の数 6 (全9頁)

図発明の名称

ベクトル・レジスタ・フアイル

願 平1-49762 @特

頤 平1(1989)3月1日 御出

優先権主張

@1988年3月1日@米国(US)@162738

@発 明 者

グレン・エス・ミラン

アメリカ合衆国 94118 カリフオルニア州・サン フラ

ンシスコ・セカンド アヴエニユ・120

@発 明者 ステイーブ・ジョンソ

アメリカ合衆国 94301 カリフオルニア州・パロ アル

ト・メルヴイル アヴエニユ・144

の出願 人 アーデント・コンピユ

ータ・コーポレーショ

アメリカ合衆国 94086 カリフオルニア州・サニイベー

ル・ウエスト モード アヴェニユ・880

19代 理 人

弁理士 山川 政樹

外3名

明細書の注書(内容に変更なし)

紐

1. 発明の名称

ベクトル・レジスタ・ファイル

2. 特許請求の範囲

⑴ メモリ回路の第1パンクと、

上記第1パンクとは独立して循環可能なメモリ 回路の第2パンクと、

から成ることを特徴とするベクトル処理コンピ ユータ・システムのベクトル・レジスタ・ファイ

(2) サイクル時間口を有しているシステム・クロ ツクと、

少なくとも約n/pのアクセス時間を有し、pが 少なくとも2である複数のメモリ回路と、

から成ることを特徴とするペクトル・レジスタ・ ファイルを有するペクトル処理コンピュータ・シ ステム。

(3) ベクトル・レジスタ・ファイルと、

上記ペクトル・レジスタ・フアイルをエドレス するためオフセット値に加えられるシステム・ペ

ース値を記憶するシステム・ペース・レジスタと、 から成ることを特徴とするペクトル処理コンピ ユータ・システム。

- (4) ペクトル・レジスタ・フアイルと、システム・ ペース値を記憶するシステム・ペース・レジスタ とを有するペクトル処理コンピユータ・システム において.
- (a) 上配システム・ペース値にオフセツト値を 加えて合計を出す過程と、
- (b) 上配合針において、上配ペクトル・レジス タ・フアイルをアドレスする過程と、
- (c) 上記ペクトル処理コンピュータ・システム がそのアクテイプ・プロセスを変化する過程と、
- (d) 上記ブロセスの変化に応じて、上記システ ム・ペース・レジスタの値を変える過程と、

から成ることを特徴とするペクトル・レジスタ・ ファイルをアドレスする方法。

(5) アドレス可能なエレメントから成るペクトル・ レジスタ・ファイルを有するペクトル処理コンビ ユータ・システムにおいて、

- (a) ペクトル・レジスタの所定数を示す値 n を 決定する過程と、
- (b) 上記ペクトル・レジスタ・ファイルを、それぞれ p/n エレメントの深さを有する複数のペクトル・レジスタに論理的に分割する過程と、

から成ることを特徴とするベクトル・レジスタ・ フアイルを複数のベクトル・レジスタに分割する 方法。

(6) ベクトル・レジスタ・ファイルを有し、かつ上記ペクトル・レジスタ・ファイル内のアドレスから成る複数のオペランドを必要とするインストラクションを有するペクトル処理コンピュータ・システムにおいて、

上配各オペランドに関する上配アドレスの第1 複数ピットを、ワードの第1半分に記憶する過程 と、

上配各オペランドに関する上配アドレスの第2 複数ピットを、ワードの第2半分に記憶する過程 と、

から成ることを特徴とするオペランドを配達す

レジスタ1とベクトル・レジスタ2の各エレメントは、同じ様に処理され、ベクトル・レジスタ3の対応するエレメントに記憶される。

このようたコンピュータ・システムの処理速度 を増すため、一般に、マルチポート・メモリを使 用して、ペクトル・レジスタ・ファイルを構成、単 ている。このようなマルチポート・メモリは、単 ーのメモリ・サイクルにかいて、複数のメモリ・ ロケーションに書き込みまたは就み出しができる という利点を有している。しかし、このようなマルチポート・メモリは、設計、構成、購入価格が ーポートのメモリよりも高く、しかも単一ポートのメモリよりも気には入手できず、また一般 に単一ポートのメモリよりも処理速度が遅いた う欠点を有している。

したがつて、本発明の目的は、マルチポート・ メモリに速度の利点を持たせながら、単一ポート・ メモリ・セルを使用しているペクトル処理コンピュータ・システムのペクトル・レジスタ・ファイ ルを提供することである。

・る方法。

3. 発明の詳細な説明

(発明の利用分野)

本発明は、ペクトル処理コンピュータ・システ ムのペクトル・レジスタ・ファイルに関する。

[発明の背景]

ベクトル処理コンピュータ・システムにおいて、ベクトル・レジスタは、代表的には、計算のためベクトルを記憶するのに使用される。このようなシステムにおけるオペレーションは、同時にベクトルに対して実行される。たとえば、ベクトル処理システムにおけるADD VREG1, VREG2, VREG3 のようなオペレーションにより、ベクトル・レジスタ1における第1エレメントは、ベクトル・レジスタ2の第1エレメントに記憶される。同様に、ベクトル・レジスタ1の第2エレメントに加えられ、その結果がベクトル・レジスタ3の第2エレメントに記憶される。ベクトル・

本発明の第3の目的は、ペクトルに対して作用 するインストラクションを実行し、および任意の ポイントにおいてペクトルのアクセスを必要とす る計算ができるようなブログラミング・フレギン ビリティを供給することである。このような計算 の例としては、復帰かよび界積計算またはその— … 方である。

[発明の概要]

本発明のベクトル・レジスタ・ファイルかよびベクトル・レジスタ・ファイルのアクセスを管理する方法について説明する。本発明は、複数のバンクで構成され、かつマルチポート・メモリのよりにするため、システム・クロンク速度の少なくとも2倍で動作するスタテイツク・ランダム・アクセス・メモリ(SRAM)を使用している。ベクトル・レジスタ・ファイルを構成するのにSRAMを使用することにより、多くの利点を得ることができる。

また、SRAMを使用することにより、コンピュータ・システムは、比較的多くのペクトル・レジスタ・フアイルのスペースを有するように構成できる。このスペースは、複数の文脈領域に分割でき、各文脈領域は、それぞれのプロセスを支持している。このような文脈領域を使用することにより、プロセスを切り換える場合、ペクトル・レ

本発明において、ランダム・アクセス・メモリ (RAM) の複数のパンクとして、ベクトル処理コ ンピュータ・システムにベクトル・レジスタ・フ アイルを配列している。ここで使用される目的に 関して、語 * パンク * は、メモリの独立的にサイ クル可能な集合のことを意味している。 すなわち、 複数のパンクのそれぞれは、同じクロック・サイ クルにおいて独立的にアドレスされることができ る。

第1図は、本発明の実施例の詳細を示している。 この実施例では、ベクトル・レジスタ・ファイル に対して、4つのメモリ・バンク101,102, 103,104が用いられている。各パンク101, 102,103,104は、1つのパンクが2,048個の 64ビント・エレメントから成るように配列され た8個の2,048×8スタテイツク・ランダム・ア クセス・メモリ(SRAM)から成る。

本発明は、2つの技術を組合せることにより、 Bポート・メモリと論理的に同じにしている。 第 1に、メモリを、4つのパンク、すなわち独立的 ジスタ・ファイルの文脈情報をデイスクにスワップする必要がない。また、本発明は、システム・ベース・レジスタ、ユーザ・ベース・レジスタ、および彼数の文脈領域の使用を支持するシステム・リミット・レジスタの使用を開示している。

さらに、本発明は、ペクトル中の各エレメント すなわちセルを任意にアドレスをできるようにした、 文脈領域をアドレスするアドレシング方法を開示 している。

以下、添付の図面に基いて、本発明の実施例に 願し脱明する。

〔寒施例〕

本発明のベクトル・レジスタ・ファイルについて説明する。以下の説明において、ピット数、次元など様々な特定な記載は、本発明の理解を助けるためのものであつて、本発明はこれら特定な記載に限定されないことは、当業者には明白であろう。また、周知の技術については、本発明を不明瞭にしないよう詳細な記載は省略する。

ベクトル・レジスタ・ファイル

にサイクル可能な集合に配列して、4ポート・メ モリと同様にしている(すなわち、パンク2,3 からの読み出しと同じクロック・サイクルにおい て、バンクロ,1に省込みが行なわれる)。第2 に、本発明は、システムのクロック速度の少なく とも2倍のアクセス時間を有するSRAMを使用し て、所定のシステム・クロック・サイクルにおい て各パンクを有効に2回アクセスできるようにし ている。本実施例では、システム・クロンクは、 120 ナノ 秒 (aa) で進行しているので、多くの60 na のアクセス時間の SRAMを用いなければなら たい。 35ms以上のアクセス時間の SRAMを使用 することが望ましい。したがつて、4つのパンク のそれぞれは、所定のどのクロック・サイクルで も2回アクセスされ、論理Bポートのメモリが得 られる。

なお、とれら方法は、マルチ・ポート・メモリ を得るため、個々にまたは組合せて使用できると とは、当業者には明白であろう。また、システム・ クロック当り2回より多くのアクセスを行なうの に、本発明の思想から離れることなく、異なるパンク数、異なる大きさのメモリ、または異なる速 度のメモリを用いてもよいことは、当業者には明 白であろう。

SRAMから成るペクトル・レジスタ・ファイルを本発明において使用することにより得られる利点は、SRAMが比較的安価で、複数の売手からSRAMを入手でき、しかも現在のSRAM技術から得られる速度が比較的速いことである。これら利点および他の要因により、周知のペクトル処理システムにおいて用いられている大きさよりも大きいペクトル・レジスタ・ファイルを使用できる。

本発明は、ペクトル・レジスタ・ファイルの管 理および使用に関するいくつかの発明的技術およ び特徴を開示している。

本発明の特徴の1つとして、複数のパンクのそれぞれは、複数のペクトル・レジスタに分割される。たとえば、第2図に示すように、パンク201,202,203,204は、複数のペクトル・レジスタ210,211,212,213に分割される。第2図に

は、パンク・ナンパおよびオフセットを用いて示されている。たとえば、 VRO(0)は、パンクロにおける第1ペクトル・レジスタで、 VRO(32) は、ペクトル・レジスタが32エレメントの長さの、パンクロにおける第2ペクトル・レジスタで、VRO(64) は、パンクロにおける第3ペクトル・レジスタである。

1つの改変例では、ベクトル・レジスタは、バンク・ナンパとベクトル・ナンパを用いて示されている。たとえば、VRO,Oは、パンクの、ナンパののベクトル・レジスタである。したがつて、システムは、ベクトル・ナンパ(たとえば、O)をオフセントにトランスレートするよう応答可能である。VRO,1は、ベクトルの第2ペクトル・ナンパ(たとえば、1)をオフセントにトランスレートするよう応答可能である。たとえば、なクトル・レジスタが、32エレメントの幅であるは、ベクトル・レジスタが、32エレメントの幅である場合、システムは、ベクトル1をオフセント32にトランスレートする。

おいて、2,048 エレメントのパンクのそれぞれは、6 4 個の 3 2 エレメント・ペクトル・レジスタだ 分割される。

爽際パンク301,302,303,304は、最大pまでのいずれかの数n個のベクトル・レジスタに分割される。たか、pは、1つのパンクにかけるエレメントの数である。各ペクトル・レジスタは、p/n個のエレメントを有している。pかよびnに与える特定の値は、個々のケースにかいて、ベクトル・レジスタが多くのエレメントを持つようにするか、あるいはベクトル・レジスタの数を多くするのかの長所短所のトレードオフにしたがい、通常のやり方に従つて決めればよい。この通常のやり方は、ある場合にはハードウエア装置、またある場合にはソフトウエア的な手法に依存するものとなる。

本発明を使用することにより、ベクトル・レジスタは、1つのパンクのいずれかのエレメントに おいて開始する。エレメントをアドレスする特定 の方法は、第6図において詳細に示されている。

本実施例において、特定のペクトル・レジスタ

第3の例としては、ベクトル・レジスタは、ベクトル・レジスタのナンパのみで示されている。したがつて、システムは、ベクトル・ナンパをパンクをよびオフセットにトランスレートするよう
応答可能である。たとえば、VROは、パンクの、オフセットのにトランスレートされ、VR1は、パンク1、オフセットのにトランスレートされ、VR2は、パンク2、オフセットのにトランスレートされ、VR3は、パンク3、オフセットのにトランスレートされ、VR3は、パンク3、オフセットのにトランスレートされる。

これらの改変例は、互いにベクトル・ナンパが トランスレートされる速度と、プログラム・コー ドの携帯性とのトレードオフの関係にある。

ベクトル・レジスタの文脈領域

本発明では、前述したよう化、比較的多くのペクトル・レジスタ・スペースを使用することができる。また、どの単一プロセスにとつても、必ずしもペクトル・レジスタ・スペースの金部の量を用いる必要はない。したがつて、本発明では、ペ

クトル・レジスタ・スペースを、複数のプロセス 文脈領域に分割することもできる。システムは、 プロセス間で切り換える際、ペクトル・レジスタ・ フアイルからデイスクのような他の蓄積媒体にプロセスの文脈データをスワンプする必要なく、複 数のプロセスを支持することができる。

第3 図には、本発明の一実施例が示されており、 ここでは、2,048 エレメントのパンク 301 , 302 , 303 , 304 は、各パンクにおいて、長さ 256 エレ メントの8 つの文脈領域 310 ~ 317 に分削されて いる。

第4図において、プロセスを進める場合、システムは、ベース・レジスタSBASE410を保持している。SBASE410は、パンクの最初からの(たとえば、エレメント0からの)現在の文脈領域のオフセットを含んでいる。たとえば、現在の文脈が、第3図の文脈領域312である場合、SBASE410を使用している場合、システムは、SBASE410の値を変化することにより、現在プロセスと、異

しては小さい方の文駅領域を使用し、比較的大きいプロセスに対しては大きい方の文駅領域を使用 するように、文脈領域の大きさを変えることがで きることも、明らかである。

本発明は、さらに、現在の文脈領域の最終リフ アレンス可能エレメントを示すのに、第2レシス メSLIMIT411 を使用している。SLIMIT411 は、プロセスがその文脈領域におけるオフセント よりも大きいオフセントにおいてエレメントをリ フアレンスしないようにするため、使用される。 ベクトル・レジスタ・フアイルにおけるエレメント たの何らかの基準値が、SLIMIT411 に対して 比較される。エレメントの基準値が、オフセント においてSLIMIT411 よりも大きい場合、それ は禁止され、エラー状態が示される。

本発明は、特定のプロセスがそれ自身の文脈スペースをさらに分割できるようにする第3レジスタ、UBASE412を使用している。代表的には、オペレーティング・システムは、SBASE およびSLIMIT レジスタを操作するよう応答可能であ

なる領域において文駅データを有するプロセスとの間で切り換えることができる。プロセスを逸める時、SBASE410の値は、ペクトル・メモリの何らかの基準値となるオフセット値に加えられる。SBASEレジスタは、さらに、ユーザのプロセスが、割り当てられた文駅領域より下ではオフセットをリファレンスしないですむようにもできる。さらに、SBASEレジスタを使用することによつて、プロセスを、それが割り当てられる特定の文脈領域に関係をく書き込むととができる。プロセスは、あたかも、それが常に第1文脈 310 において実行されるかのように逃むべく書き込まれてもよい。

ベクトル・レジスク・ファイルを、1とpの間の適当な数nの文脈領域に分割できることは、当業者には明白であろう。なお、pは、1つのパンクにおけるエレメントの数である。文脈領域当りのエレメントの数は、p/nである。特定の数nは、多くの要因により決まる。また、文脈領域の大きさを何じにしないで、比較的小さいプロセスに対

る。ユーザのブロセスはUBASE レジスタを操作する。たとえば、ブロセスは、UBASE412の所定の値で固定オフセットに配置された各サブルーチンのための文脈データを有している。サブルーチンを実施する場合、ユーザは、UBASE412をUBASE412の所定の値にセットする。したがつて、サブルーチンは、UBASE412からオフセット値を供給することによつて、ベクトル・レジスタにおけるエレメントをリフアレンスすることができる。システムは、(SBASE410)+(UBASE420)+(所定のオフセット)を計算することによつて、ベクトル・レジスタ・ファイル内の実際のオフセットを計算する。

第5図は、女脈データとサブルーチンを共用する方法を示している。プロセスは、SBASE510とSLIMIT511の範囲内のいずれかにその文脈データを配置する。プロセスは、先ず、第1サブルーチンを実行する場合、そのUBASEレジスタをポイント518にセットして、領域530をリファレンスする。そして、プロセスは、UBASEレジ

\$ w

スクをポイント521 に変えて、領域531をリファレンスする。領域540は、どちらかのサブルーチンによりリファレンスされる共用変数または他の共用文脈情報を含んでいる。

UBASE レジスタの第2の使用目的は、限られた長さのナドレス・フイールドを用いている全システム・ペース領域(SBASE と SLIMITにより境界付けられた領域)をアドレスできるようにすることである。たとえば、システムのペース領域の長さが512エレメントで、かつ8ビット・アドレスがこの領域においてアドレスするのに使用されると仮定する。 0から255のSBASEからの相対オフセットでエレメントをアドレスするため、UBASEは、 256から511のSBASEからの相対オフセットでエレメントをアドレスするため、UBASEは、 256にセットをアドレスするため、UBASEは、 256にセットをアドレスするため、UBASEは、 256にセットをフトレスするため、UBASEは、 256にセットなも、258から511)としてアドレスされる。

第6図は、本実施例のインストラクションのオ ベランド・ディスクリブタ 800を示している。本 実施例のインストラクションは3つのオペランド、
すなわちペクトル・レジスタェ(VR_X),601(a),601(b),ベクトル・レジスタy(VR_y),602
(a),602(b)、ペクトル・レジスタェ(VR_z),603(a),603(b) から成る。

ベクトル・レジスタは、ベクトル・レジスタ・ オペランドのピット 9 , 8 にパンク・ナンパおよ びピット 7 - 0 にオフセット値を与えることによ りアドレスされる。

本実施例において、各ペクトル・レジスタ・オペランドのビット 9 - 5 は、ワード 610 の高次の半分に配置される。アドレスのビット 9 - 5 を使用して、本実施例の 4 つのパンクのいずれかが、ビット 9 , 8 でアドレスされ、バンク内のオフセットは、32の倍数でアドレスされる。たと足は、ペクトル・レジスタ・オペランドのビット 3 - 5 における 000012の値は、バンク 0、オフセット 32 をリフアレンスする。110102の値は、バンク 3、オフセット 6 4 をリフアレンスする。前述したように、SBASE および UBASE の値は、オ

フセットに加えられる。

ベクトル・レジスタ・アドレスの分割により、32ビット定数の代りに、16ビット定数が、ベクトル・レジスタをリフアレンスすることができる。なお、特定のアドレス・ビット組成は、本発明の思想の範囲において改変できることは、当業者には明白であるう。

また、本実施例において、16ビット以下の即 値定数は、インストラクションの一部として記憶 される。したがつて、オペランド情報を記憶する のに、ワードの高次の半分だけを使用することに よつて、本発明は、インストラクションのオペラ ンド情報を記憶することができる。との方法は、 インストラクションから分離したオペランド情報 を検索しなくてもよいため、処理時間が短縮でき る。

ベクトル・レジスタのセルを直接的にアドレス するか、またはスカラ変数を記憶するのにペクト ル・レジスタを使用する場合、オペランド・ワー ド 511 の低次の半分が、オフセットのピット4~ Q にオフセット・アドレス情報の残りを供給する。 また、第5 図に関して述べたようにサブルーチン のためのデータをオーバラップするには、オフセットのピット4~0を使用する必要がある。

セル・レベルのアドレサビリティにより、コン ポリユーションおよび復帰計算を実施することが できる。たとえば、セル・レベルのアドレサビリ ティ特徴を使用して、次のようなコンポリユーション計算が行なわれる。

DO I = 1, 32

Y(I) = W(1) * X(I+1) + W(2) * X(I+2) + W(3) * X(I+3)

END

さらに、本発明の実施例は、ベクトルの各エレメントに対するオペレーションを含む全てのオペレーションを、 シーケンシャル実行と一致したオーダで実行する。 セル・レベル・アドレサビリテイとの組合せにより、 フィポナッチ・シーケンスのような復帰計算を直接的に計算できる。

このように、本発明は、ベクトル・レジスタ・ フアイルおよびベクトル・レジスタ・フアイルの アクセスを管理する方法を提供する。

4. 図面の簡単を説明

第1図は、本発明において使用されるメモリ・パンクのブロック図、第2図は、メモリ・パンクを複数のベクトル・レジスタに分割する本発明による方法のプロック図、第3図は、メモリ・パンクを複数の文脈領域に分割する本発明の方法のプロック図、第4図は、本発明による、システム・リミンスタを使用しているプロックの大きによるで、カンスタを使用しているプロックの大きによるで、カンスタを使用したがカンド・ディスクリブタのプロック図である。


 310~317・・・文脈領域。

特許出願人 ケーデント・コンピュータ・ コーポレーション

代理人 山 川 政 樹

図面の浄む(内容に変更なし)

TFIG_1



FIG_2

